ターゲットã—ã¦ã¯ã€é€šä¿¡æ©Ÿå™¨ãªã©ã®åˆ†é‡ŽãŒå¤šã‚ã§ã™ã€‚ 顧客先ã¸ã®æ´¾é£å‹¤å‹™ãŒä¸å¿ƒã¨ãªã‚Šã¾ã™ãŒã€2ã‹æœˆã«ï¼‘回エンジニア部ã®ãƒŸãƒ¼ãƒ†ã‚£ãƒ³ã‚°ã®ãŸã‚本社ã«å‡ºç¤¾ã„ãŸã ãæ©Ÿä¼šãŒã”ã–ã„ã¾ã™ã€‚ ■使用ã™ã‚‹ä¸»ãªè¨€èªžï¼š Xilinxã€ALTERAã€Verilog-HDL ãªã©...
Lugar:
Gunma | 13/02/2026 03:02:19 AM | Salario: S/. No Especificado
-DesignCompiler ・FPGA Altera-Quartusâ…¡, Altera-Prime, Xilinx-ISE, Xilinx-Vivado ■特徴・é…力:トップシェア製å“ã‚’è¤‡æ•°ä¿æœ‰ (1)CMOSセンサーカメラモジュール:コンビニATM用途...
Lugar:
Osaka | 13/02/2026 03:02:29 AM | Salario: S/. No Especificado
エンジニアã¨ã—ã¦ä¸–界トップクラスã®å…ˆç«¯æŠ€è¡“開発をãŠä»»ã›ã—ã¾ã™ã€‚ â– æ¥å‹™è©³ç´°ï¼š ・仕様書をもã¨ã«RTL(VerilogHDALã¾ãŸã¯VHDL)ã®è¨è¨ˆãƒ»æ¤œè¨¼ ・FPGA(Xilinxã€Altera)ã¸å®Ÿè£…åŠã³è©•価 ・プラント機器å‘ã‘è¨è¨ˆï¼ˆåˆ¶å¾¡ã€ç›£è¦–システムç‰ï¼‰ ・マイコン周り制御è¨è¨ˆ ・画åƒ...
Lugar:
Nagasaki | 13/02/2026 03:02:19 AM | Salario: S/. No Especificado
ターゲットã—ã¦ã¯ã€é€šä¿¡æ©Ÿå™¨ãªã©ã®åˆ†é‡ŽãŒå¤šã‚ã§ã™ã€‚ 顧客先ã¸ã®æ´¾é£å‹¤å‹™ãŒä¸å¿ƒã¨ãªã‚Šã¾ã™ãŒã€2ã‹æœˆã«ï¼‘回エンジニア部ã®ãƒŸãƒ¼ãƒ†ã‚£ãƒ³ã‚°ã®ãŸã‚本社ã«å‡ºç¤¾ã„ãŸã ãæ©Ÿä¼šãŒã”ã–ã„ã¾ã™ã€‚ ■使用ã™ã‚‹ä¸»ãªè¨€èªžï¼š Xilinxã€ALTERAã€Verilog-HDL ãªã©...
Lugar:
Saitama | 13/02/2026 03:02:20 AM | Salario: S/. No Especificado
, Synopsys-VCS ・解æžãƒ„ール Atrenta-Spyglass, Synopsys-Verdi ・論ç†åˆæˆ Synopsys-DesignCompiler ・FPGA Altera-Quartusâ…¡, Altera-Prime...
詳細: ・仕様書をもã¨ã«RTL(VerilogHDALã¾ãŸã¯VHDL)ã®è¨è¨ˆãƒ»æ¤œè¨¼ ・FPGA(Xilinxã€Altera)ã¸å®Ÿè£…åŠã³è©•価 ・プラント機器å‘ã‘è¨è¨ˆï¼ˆåˆ¶å¾¡ã€ç›£è¦–システムç‰ï¼‰ ・マイコン周り制御è¨è¨ˆ ・画åƒå‡¦ç†é–‹ç™º ※経験...
ンジニア部ã®ãƒŸãƒ¼ãƒ†ã‚£ãƒ³ã‚°ã®ãŸã‚本社ã«å‡ºç¤¾ã„ãŸã ãæ©Ÿä¼šãŒã”ã–ã„ã¾ã™ã€‚ ■使用ã™ã‚‹ä¸»ãªè¨€èªžï¼š Xilinxã€ALTERAã€Verilog-HDL ãªã© ■入社後ã«ã¤ã„ã¦ï¼š ã”入社後ã¯ç›´æŽ¥æ¡ˆä»¶ã«å…¥ã£ã¦ã„ãŸã ã予定ã§ã™ã€‚æœŸé–“ã¯æ¡ˆä»¶ã«ã‚ˆã£ã¦ç•°ãªã‚Šã¾ã™ã€‚ â– é…属部署: é…属先ã¯ã‚¨ãƒ³ã‚¸ãƒ‹ã‚¢éƒ¨ã§ã™ã€‚回路è¨è¨ˆã¯2å...
ã®ãƒ•ァームウエアã®çµŒé¨“者 â– æ“迎è¦ä»¶ï¼š ・FPGAæè¼‰ã®ãƒ•ァームウエア開発ã®çµŒé¨“ãŒã‚れã°ãªãŠè‰¯ã—。(ターゲットデãƒã‚¤ã‚¹Alteraã€Efinix)...
Lugar:
Tokyo | 11/02/2026 03:02:00 AM | Salario: S/. No Especificado
ゲットデãƒã‚¤ã‚¹Alteraã€Efinix) ã€å‹¤å‹™æ™‚間】 ï¼œåŠ´åƒæ™‚間区分> フレックスタイム制(フルフレックス) 休憩時間:60分 æ™‚é–“å¤–åŠ´åƒæœ‰ç„¡ï¼šæœ‰ <標準的ãªå‹¤å‹™æ™‚間帯> 9:00~17:30 <時çŸå‹¤å‹™ï¼ž ç›¸è«‡å¯ ã€å¾…é‡ãƒ»ç¦åˆ©...
唿¥ã‚’主体ã¨ã—ãŸã‚¨ãƒ³ã‚¸ãƒ‹ã‚¢ãƒªãƒ³ã‚°ã‚µãƒ¼ãƒ“スåŠã³ã‚½ãƒªãƒ¥ãƒ¼ã‚·ãƒ§ãƒ³äº‹æ¥ä¼æ¥ï¼ç¦åˆ©åŽšç”Ÿå……å®Ÿï¼ãã‚‹ã¿ã‚“マークå–å¾—ãªã©å¥³æ€§ãŒæ´»èºã§ãる環境~ \スã‚ル・希望ã«åˆã‚ã›ã¦ãŠä»»ã›ã—ã¾ã™ï¼ â– è·å‹™å†…容: ・仕様書をもã¨ã«RTL(VerilogHDALã¾ãŸã¯VHDL)ã®è¨è¨ˆãƒ»æ¤œè¨¼ ・FPGA(Xilinxã€Altera...
Lugar:
Haneda, Tokyo | 08/02/2026 03:02:37 AM | Salario: S/. No Especificado