ã€æ±äº¬ã€‘デジタルLSI設計◇最先端ã®é–‹ç™º/JPEG IPコアã§æ¥­ç•Œãƒˆãƒƒãƒ—クラス/テレワークã‚ã‚Šã€ã‚¨ãƒ¼ã‚¸ã‚§ãƒ³ãƒˆã‚µãƒ¼ãƒ“ス求人】ã€æ­£ç¤¾å“¡ã€‘ã€åŠå°Žä½“・電気・電å­éƒ¨å“】ã€ãƒ•ãƒ¬ãƒƒã‚¯ã‚¹ã‚¿ã‚¤ãƒ åˆ¶ã€‘ã€å¹´é–“休日120日以上】ã€ç”£ä¼‘・育休å–得実績】ã€é€€è·é‡‘制度ã‚り】ã€ä¸Šå ´ä¼æ¥­ã€‘ã€ç¤¾å®…・寮・ä½å®…補助ã‚り】ã€40代以上活èºä¸­ã€‘ã€æ±äº¬éƒ½ã€‘

-DesignCompiler ・FPGA Altera-Quartusâ…¡, Altera-Prime, Xilinx-ISE, Xilinx-Vivado ■特徴・魅力：トップシェア製å“を複数ä¿æœ‰ (1)CMOSセンサーカメラモジュール：コンビニATM用途...

Lugar: Tokyo | 21/03/2026 03:03:40 AM | Salario: S/. No Especificado

ã€ãƒã‚¸ã‚·ãƒ§ãƒ³ã‚µãƒ¼ãƒã€‘デジタル・アナログ設計◆ã‚ãªãŸã®æŠ€è¡“ã§é˜²è¡›ã«è²¢çŒ®ã™ã‚‹ä»•äº‹ï¼6期連続増益×年åŽUPã€ã‚¨ãƒ¼ã‚¸ã‚§ãƒ³ãƒˆã‚µãƒ¼ãƒ“ス求人】ã€æ­£ç¤¾å“¡ã€‘ã€ç²¾å¯†æ©Ÿå™¨ã€‘ã€æœªçµŒé¨“者歓迎】ã€ç¬¬äºŒæ–°å’・既å’者å¯ã€‘ã€å­¦æ­´ä¸å•ã€‘ã€ãƒ•ãƒ¬ãƒƒã‚¯ã‚¹ã‚¿ã‚¤ãƒ åˆ¶ã€‘ã€å¹´é–“休日120日以上】ã€åœŸæ—¥ç¥æ—¥ä¼‘ã¿ã€‘ã€ç”£ä¼‘・育休å–得実績】ã€å®Œå…¨é€±ä¼‘2日制】ã€é€€è·é‡‘制度ã‚り】ã€ä¸Šå ´ä¼æ¥­ã€‘ã€40代以上活èºä¸­ã€‘ã€ç¥žå¥ˆå·çœŒã€‘

・FPGA開発ツール：Quartus（Intel/Altera）ã€Vivad（AMD/Xilinx） ・回路図エディタ：CR-5000ã€OrCad ■当社ã«ã¤ã„ã¦ï¼š ・当社ã¯ã€Œæƒ…報システム（宇宙・防衛）事業ã€ã€ŒæŽ¥åˆæ©Ÿå™¨äº‹æ¥­ã€ã€Œã‚»ãƒ³...

Lugar: Kanagawa | 21/03/2026 03:03:20 AM | Salario: S/. No Especificado

ã€æ¨ªæµœã€‘デジタルLSI設計◇最先端ã®é–‹ç™º/JPEG IPコアã§æ¥­ç•Œãƒˆãƒƒãƒ—クラス/テレワークã‚ã‚Šã€ã‚¨ãƒ¼ã‚¸ã‚§ãƒ³ãƒˆã‚µãƒ¼ãƒ“ス求人】ã€æ­£ç¤¾å“¡ã€‘ã€åŠå°Žä½“・電気・電å­éƒ¨å“】ã€ãƒ•ãƒ¬ãƒƒã‚¯ã‚¹ã‚¿ã‚¤ãƒ åˆ¶ã€‘ã€å¹´é–“休日120日以上】ã€ç”£ä¼‘・育休å–得実績】ã€é€€è·é‡‘制度ã‚り】ã€ä¸Šå ´ä¼æ¥­ã€‘ã€ç¤¾å®…・寮・ä½å®…補助ã‚り】ã€40代以上活èºä¸­ã€‘ã€ç¥žå¥ˆå·çœŒã€‘

, Synopsys-VCS ・解æžãƒ„ール Atrenta-Spyglass, Synopsys-Verdi ・論ç†åˆæˆ Synopsys-DesignCompiler ・FPGA Altera-Quartusâ…¡, Altera-Prime...

Lugar: Kanagawa | 21/03/2026 03:03:05 AM | Salario: S/. No Especificado

ã€æ±äº¬ã€‘デジタルLSI設計◇最先端ã®é–‹ç™º/JPEG IPコアã§æ¥­ç•Œãƒˆãƒƒãƒ—クラス/テレワークã‚ã‚Š

, Synopsys-VCS ・解æžãƒ„ール Atrenta-Spyglass, Synopsys-Verdi ・論ç†åˆæˆ Synopsys-DesignCompiler ・FPGA Altera-Quartusâ…¡, Altera-Prime...

Lugar: Shiba, Tokyo - Nishishinbashi, Tokyo | 20/03/2026 18:03:22 PM | Salario: S/. No Especificado | Empresa: æ ªå¼ä¼šç¤¾ã‚·ã‚­ãƒŽãƒã‚¤ãƒ†ãƒƒã‚¯

ã€æ¨ªæµœã€‘デジタルLSI設計◇最先端ã®é–‹ç™º/JPEG IPコアã§æ¥­ç•Œãƒˆãƒƒãƒ—クラス/テレワークã‚ã‚Š

, Synopsys-Verdi ・論ç†åˆæˆ Synopsys-DesignCompiler ・FPGA Altera-Quartusâ…¡, Altera-Prime, Xilinx-ISE, Xilinx-Vivado ■特徴・魅力：トッ...

ã€ãƒã‚¸ã‚·ãƒ§ãƒ³ã‚µãƒ¼ãƒã€‘デジタル・アナログ設計◆ã‚ãªãŸã®æŠ€è¡“ã§é˜²è¡›ã«è²¢çŒ®ã™ã‚‹ä»•äº‹ï¼6期連続増益×年åŽUP

・FPGA開発ツール：Quartus（Intel/Altera）ã€Vivad（AMD/Xilinx） ・回路図エディタ：CR-5000ã€OrCad ■当社ã«ã¤ã„ã¦ï¼š ・当社ã¯ã€Œæƒ…報システム（宇宙・防衛）事業ã€ã€ŒæŽ¥åˆæ©Ÿå™¨äº‹æ¥­ã€ã€Œã‚»ãƒ³...

Lugar: Seya, Yokohama | 20/03/2026 18:03:38 PM | Salario: S/. No Especificado | Empresa: 日本アビオニクス株å¼ä¼šç¤¾

ã€ç¥žå¥ˆå·/厚木市】FPGA設計エンジニア ※ä½å®…手当ãªã©ç¦åˆ©åŽšç”Ÿâ—Žï¼å……実ã®æ•™è‚²ä½“制

/Verilog-HDL設計ã€FPGA(ALTERA/XILINX)設計ã®ã”経験をãŠæŒã¡ã®æ–¹ 業界標準ã®ã‚·ãƒŸãƒ¥ãƒ¬ãƒ¼ã‚·ãƒ§ãƒ³ãƒ„ールã€ãƒ‡ãƒãƒƒã‚°ãƒ„ール（オシロスコープã€ãƒ­ã‚¸ãƒƒã‚¯ã‚¢ãƒŠãƒ©ã‚¤ã‚¶ï¼‰ã®ã”使用経験をãŠæŒã¡ã®æ–¹ â– æ­“è¿Žè¦ä»¶ 高速デジタル回路・アナ...

Lugar: Kanagawa | 17/03/2026 18:03:18 PM | Salario: S/. No Especificado | Empresa: æ ªå¼ä¼šç¤¾BREXA Technology

ã€ç¥žå¥ˆå·/厚木市】FPGA設計エンジニア ※ä½å®…手当ãªã©ç¦åˆ©åŽšç”Ÿâ—Žï¼å……実ã®æ•™è‚²ä½“制ã€ã‚¨ãƒ¼ã‚¸ã‚§ãƒ³ãƒˆã‚µãƒ¼ãƒ“ス求人】ã€æ­£ç¤¾å“¡ã€‘ã€äººææ´¾é£ãƒ»äººæ紹介】ã€ç¬¬äºŒæ–°å’・既å’者å¯ã€‘ã€å­¦æ­´ä¸å•ã€‘ã€å¹´é–“休日120日以上】ã€åœŸæ—¥ç¥æ—¥ä¼‘ã¿ã€‘ã€ç”£ä¼‘・育休å–得実績】ã€å®Œå…¨é€±ä¼‘2日制】ã€å¥³æ€§æ´»èºä¸­ã€‘ã€ç¤¾å®…・寮・ä½å®…補助ã‚り】ã€ç¥žå¥ˆå·çœŒã€‘

率100％）ã€ä»‹è­·ä¼‘暇ã€æ…¶å¼”休暇ã€æœ‰çµ¦ä¼‘暇（入社åŠå¹´å¾Œ10日） ［応募資格］ 学歴ä¸å• ＜応募資格/応募æ¡ä»¶ï¼ž â– å¿…é ˆæ¡ä»¶ï¼š VHDL/Verilog-HDL設計ã€FPGA(ALTERA/XILINX)設計ã®ã”経験をãŠæŒã¡ã®æ–¹ 業界...

Lugar: Kanagawa | 17/03/2026 03:03:25 AM | Salario: S/. No Especificado

ã€æ±äº¬éƒ½/町田市】FPGA設計エンジニア※ä½å®…手当ãªã©ç¦åˆ©åŽšç”Ÿâ—Žï¼å……実ã®æ•™è‚²ä½“制

/Verilog-HDL設計ã®ã”経験をãŠæŒã¡ã®æ–¹ ・FPGA(ALTERA/XILINX)設計ã®ã”経験をãŠæŒã¡ã®æ–¹ ・業界標準ã®ã‚·ãƒŸãƒ¥ãƒ¬ãƒ¼ã‚·ãƒ§ãƒ³ãƒ„ールã€ãƒ‡ãƒãƒƒã‚°ãƒ„ール（オシロスコープã€ãƒ­ã‚¸ãƒƒã‚¯ã‚¢ãƒŠãƒ©ã‚¤ã‚¶ï¼‰ã®ã”使用経験をãŠæŒã¡ã®æ–¹ â– æ­“è¿Ž...

Lugar: Tokyo | 13/03/2026 18:03:18 PM | Salario: S/. No Especificado | Empresa: æ ªå¼ä¼šç¤¾BREXA Technology

ã€æ±äº¬éƒ½/町田市】FPGA設計エンジニア※ä½å®…手当ãªã©ç¦åˆ©åŽšç”Ÿâ—Žï¼å……実ã®æ•™è‚²ä½“制ã€ã‚¨ãƒ¼ã‚¸ã‚§ãƒ³ãƒˆã‚µãƒ¼ãƒ“ス求人】ã€æ­£ç¤¾å“¡ã€‘ã€äººææ´¾é£ãƒ»äººæ紹介】ã€ç¬¬äºŒæ–°å’・既å’者å¯ã€‘ã€å­¦æ­´ä¸å•ã€‘ã€å¹´é–“休日120日以上】ã€åœŸæ—¥ç¥æ—¥ä¼‘ã¿ã€‘ã€ç”£ä¼‘・育休å–得実績】ã€å®Œå…¨é€±ä¼‘2日制】ã€å¥³æ€§æ´»èºä¸­ã€‘ã€ç¤¾å®…・寮・ä½å®…補助ã‚り】ã€æ±äº¬éƒ½ã€‘

休暇（入社åŠå¹´å¾Œ10日）※å–得率9割 ［応募資格］ 学歴ä¸å• ＜応募資格/応募æ¡ä»¶ï¼ž â– å¿…é ˆæ¡ä»¶ï¼š ・VHDL/Verilog-HDL設計ã®ã”経験をãŠæŒã¡ã®æ–¹ ・FPGA(ALTERA/XILINX)設計ã®ã”経験をãŠæŒã¡ã®æ–¹ ・業界...

Lugar: Tokyo | 13/03/2026 03:03:54 AM | Salario: S/. No Especificado
«Anterior12345678