合成 ・STA(タイミング解析/タイミングイタレーション) ・SDC(タイミング制約)の設計 ・社内DFT/BEDメンバーとの協調設計 ・顧客への進捗報告 ・技術的なトラブルシューティング、HQのFlowチームと共同した改善活動 <DFT...、LogicBIST、IP-DFT?等)の実装/検証 ┗DFTツールでは対応できない特別なTEST回路のRTL設計/検証/論理合成 ・実装したテスト回路のTiming制約作成/STAツールでの妥当性チェック/Timing検証結果解析 ・社内...
Lugar:
神奈川県横浜市西区みなとみらい | 01/02/2026 18:02:25 PM | Salario: S/. No Especificado
店舗でもご面談できます。 芋屋金次郎 高松店 香川県高松市多肥下町1558-1 [交通] 高松自動車道 高松中央ICより車で8分 ・琴電琴平線 太田Sta.より徒歩20分 [勤務地(住所)] 香川県高松市多肥下町1558-1 芋屋金次郎 高松店 [待遇...
Lugar:
Kagawa | 01/02/2026 03:02:45 AM | Salario: S/. No Especificado
祝)〜 ■業務内容: <FED> ・論理合成 ・STA(タイミング解析/タイミングイタレーション) ・SDC(タイミング制約)の設計 ・社内DFT/BEDメンバーとの協調設計 ・顧客への進捗報告 ・技術的なトラブルシューティング、HQの...、MemoryBIST、BoundaryScan、LogicBIST、IP−DFT?等)の実装/検証 ┗DFTツールでは対応できない特別なTEST回路のRTL設計/検証/論理合成 ・実装したテスト回路のTiming制約作成/STAツー...
Lugar:
Kanagawa | 31/01/2026 03:01:56 AM | Salario: S/. No Especificado
、BoundaryScan、LogicBIST、IP−DFT等) ・DFTツールでは対応できない特別なTEST回路のRTL設計/検証/論理合成 ・設計実装したDFT回路のTiming制約作成/STAツールでの妥当性チェック/Timing検証結果解析 ・出荷...
Lugar:
Kanagawa | 31/01/2026 03:01:23 AM | Salario: S/. No Especificado
のTiming制約作成/STAツールでの妥当性チェック/Timing検証結果解析 -出荷テスト対応部門と協力して出荷テスト用のATE向けTESTボード仕様策定する -出荷テスト用パタン設計/検証/管理と出荷後テストのデバッグ対応 -歩留...
Lugar:
Kanagawa | 31/01/2026 03:01:04 AM | Salario: S/. No Especificado
ルや得意分野に応じてお仕事をお任せします。 ※経験の浅い方は、補助的な評価業務からスタートします。 ◇デジタル設計例 RTL設計(論理設計)/検証/DFT/インプリ/P&R/STA/タイミング検証/FPGA 等 ◇アナログ設計例 各種アナログIP設計/回路/レイアウト/実機...
Lugar:
Kanagawa | 31/01/2026 03:01:01 AM | Salario: S/. No Especificado
的な評価業務からスタートします。 ◇デジタル設計例 RTL設計(論理設計)/検証/DFT/インプリ/P&R/STA/タイミング検証/FPGA 等 ◇アナログ設計例 各種アナログIP設計/回路/レイアウト/実機評価 等 ◇テスト開発例 プログラミング設計、テス...
ルアップサポート制度/世界の大手企業の製品(AI、カメラ、車載、スマホ、VR等)の開発に携わることが可能/転勤無/完全週休二日制(土日祝)~ ■業務内容: <FED> ・論理合成 ・STA(タイミング解析/タイミングイタレーション) ・SDC(タイ...ルでは対応できない特別なTEST回路のRTL設計/検証/論理合成 ・実装したテスト回路のTiming制約作成/STAツールでの妥当性チェック/Timing検証結果解析 ・社内各部門との協調設計 ・顧客への進捗報告 ・出荷...
等) -DFTツールでは対応できない特別なTEST回路のRTL設計/検証/論理合成 -設計実装したDFT回路のTiming制約作成/STAツールでの妥当性チェック/Timing検証結果解析 -出荷...
、6nm世代 ・ロジックRTL、論理合成、DFT、STAの設計経験 ・リーダー経験 ・英語でコミュニケーションが取れる 【勤務時間】 <勤務時間> 9:00~17:30 (所定労働時間:7時間45分) 休憩時間:45分 時間...