ã‘ã‚‹ãƒãƒ¼ãƒ‰ã‚¦ã‚§ã‚¢é–‹ç™ºã‚’担当ã—ã¦ã„ã¾ã™ã€‚ Intel社や多数ã®éƒ¨å“ベンダーã¨å”æ¥ã—ã€æ–°ã—ã„デãƒã‚¤ã‚¹/ユニット開発や基æ¿é–‹ç™ºã€ã‚·ã‚¹ãƒ†ãƒ è¨è¨ˆï¼ˆã‚ªãƒ¼ãƒ‡ã‚£ã‚ªã€ç†±è¨è¨ˆã€EMCè¨è¨ˆãªã©ï¼‰ã‚’行ã£ã¦ã„ã¾ã™ã€‚顧客ニーズã«ã‚ã‚ã›ãŸé«˜æ€§èƒ½ãƒ»é•·æ™‚é–“é›»æ± é§†å‹•ãƒ»é«˜è€ä¹…ãªãƒãƒ¼ãƒ‰ã‚¦ã‚§ã‚¢é–‹ç™ºã‚’目指ã—ã¦ã„ã¾ã™ã€‚ â– è·å ´...
Lugar:
Osaka | 18/04/2026 02:04:45 AM | Salario: S/. No Especificado
ルを考慮ã®ä¸Šã€ãƒžãƒƒãƒã™ã‚‹æ¥å‹™ã«ã¤ã„ã¦ã„ãŸã ãã¾ã™ã€‚ ã€å¯¾å¿œè£½å“例】 メモリー関係ï¼è»Šè¼‰é–¢ä¿‚ï¼ASICï¼FPGA(Xilinxã€Intel(Altera))ï¼ãƒ‡ã‚¸ã‚¿ãƒ«å›žè·¯ ç‰ã€… ã€é…力ï¼ã‚µãƒãƒ¼ãƒˆã€‘ ◆経験10年以上ã®ç†Ÿç·´æŠ€è¡“者ãŒå¤šæ•°åœ¨ç±ã—ã€é•·å¹´...
Lugar:
Kanagawa | 18/04/2026 02:04:47 AM | Salario: S/. No Especificado
計経験 ・ä¸è¦æ¨¡FPGA(Intel/XILINX)è¨è¨ˆçµŒé¨“ï¼ˆå¤§è¦æ¨¡FPGAも大æ“迎) â– æ“迎: ・高速シリアル信å·ï¼ˆSerDes)/DRAM(DDR2/3/4)ã®çŸ¥è˜...
Lugar:
Kanagawa | 18/04/2026 02:04:33 AM | Salario: S/. No Especificado
ルを考慮ã®ä¸Šã€ãƒžãƒƒãƒã™ã‚‹æ¥å‹™ã«ã¤ã„ã¦ã„ãŸã ãã¾ã™ã€‚ ã€å¯¾å¿œè£½å“例】 メモリー関係ï¼è»Šè¼‰é–¢ä¿‚ï¼ASICï¼FPGA(Xilinxã€Intel(Altera))ï¼ãƒ‡ã‚¸ã‚¿ãƒ«å›žè·¯ ç‰ã€… ã€é…力ï¼ã‚µãƒãƒ¼ãƒˆã€‘ ◆経験10年以上ã®ç†Ÿç·´æŠ€è¡“者ãŒå¤šæ•°åœ¨ç±ã—ã€é•·å¹´...
Lugar:
Tokyo | 18/04/2026 02:04:36 AM | Salario: S/. No Especificado
ルを考慮ã®ä¸Šã€ãƒžãƒƒãƒã™ã‚‹æ¥å‹™ã«ã¤ã„ã¦ã„ãŸã ãã¾ã™ã€‚ ã€å¯¾å¿œè£½å“例】 メモリー関係ï¼è»Šè¼‰é–¢ä¿‚ï¼ASICï¼FPGA(Xilinxã€Intel(Altera))ï¼ãƒ‡ã‚¸ã‚¿ãƒ«å›žè·¯ ç‰ã€… ã€é…力ï¼ã‚µãƒãƒ¼ãƒˆã€‘ ◆経験10年以上ã®ç†Ÿç·´æŠ€è¡“者ãŒå¤šæ•°åœ¨ç±ã—ã€é•·å¹´...
Lugar:
Aichi | 18/04/2026 02:04:04 AM | Salario: S/. No Especificado
計経験 ・ä¸è¦æ¨¡FPGA(Intel/XILINX)è¨è¨ˆçµŒé¨“ï¼ˆå¤§è¦æ¨¡FPGAも大æ“迎) â– æ“迎: ・高速シリアル信å·ï¼ˆSerDes)/DRAM(DDR2/3/4)ã®çŸ¥è˜...
Lugar:
Tokyo | 18/04/2026 02:04:57 AM | Salario: S/. No Especificado
secure boot strategies and working with bootloaders such as Intel, ARM, UEFI, and OTP (or equivalent) across multiple...
上ã®å®Ÿå‹™çµŒé¨“ Intelã€ARMã€UEFIã€OTPãªã©ã®ãƒ–ートãƒãƒ¼ãƒ€ãƒ¼ã‚’用ã„ãŸã‚»ã‚ュアブート戦略ã®å®Ÿè£…経験 Cã€C++ã€Rust ãªã©ã®ã‚·ã‚¹ãƒ†ãƒ プãƒã‚°ãƒ©ãƒŸãƒ³ã‚°è¨€èªžã€ãŠã‚ˆã³Bashã‚„Pythonãªã©ã®ã‚¹ã‚¯ãƒªãƒ—ト言語ã«é–¢ã™ã‚‹å®Ÿå‹™ãƒ¬ãƒ™ãƒ«ã®çŸ¥è˜ãƒ»çµŒé¨“ OTA...
内容: Intel社ã®FPGAã«å›žè·¯ã‚’実装ã—ã¦ã„ãŸã ãã¾ã™ã€‚主ã«ä»¥ä¸‹ã®æ¥å‹™ã‚’行ã£ã¦ã„ãŸã ãã¾ã™ã€‚ ãƒ»æ˜ åƒä¿¡å·å‡¦ç†å›žè·¯ã€é«˜ç”»è³ªåŒ–ã‚¢ãƒ«ã‚´ãƒªã‚ºãƒ ã€æ˜ åƒI/Fãªã©ã®è¨è¨ˆï½žé–‹ç™ºï½žè©•価 ・上記回路ã®FPGAã¸ã®å®Ÿè£…(構想è¨è¨ˆ/RTLè¨è¨ˆ/ピンé…ç½®/評価...
内容: ã€æ¥å‹™å†…容】放é€ç”¨ã‚«ãƒ¡ãƒ©ã®FPGAè¨è¨ˆ â—†æ¥å‹™ãƒ•ェーズ:部分構想・主担当æ¥å‹™ ◆開発環境・ツール:Verilog・Intel・Xilinx â– é…力ãƒã‚¤ãƒ³ãƒˆï¼š (得られる経験・スã‚ルã€ä»Šå¾Œã®æˆé•·ã‚¤ãƒ¡ãƒ¼ã‚¸ï¼ˆè£½å“ã€æŠ€è¡“ã¸ã®åºƒãŒã‚Šã€ãƒãƒ¼ãƒ æ§‹æˆï¼‰ãªã©...