デジタルIC設計フローエンジニア
・12月 / 年2回)あり 勤務時間: 09:00~17:30(休憩:60分) 就労期間: 無期 応募資格: ・デジタルIC設計フロー(RTLからGDSIIまで、特にPnR)に関する深い知識と実務経験。 ・Cadenceまた...
・12月 / 年2回)あり 勤務時間: 09:00~17:30(休憩:60分) 就労期間: 無期 応募資格: ・デジタルIC設計フロー(RTLからGDSIIまで、特にPnR)に関する深い知識と実務経験。 ・Cadenceまた...
学校卒以上 <応募資格/応募条件> ■必須条件: ・開発部門による製品開発経験(製品不問) ・FPGAを用いたデジタル回路設計経験(要求仕様を踏まえたRTL設計、シミュレーション検証、実機評価・デバックまでを一連で遂行した経験) <語学...
設計および検証業務、マスク検証業務など ・RTL(Verilog−HDL)を用いた、デジタル回路設計および検証業務 ■魅力ポイント: 最先端のSoCの設計開発〜タイミング検証まで幅広いフェーズの業務に従事でき、新たなLSI開発...
トップ級の平均年収600万越え/多くの業界に展開することで安定◎/研修費用は売上の8%を投資/生涯プロエンジニア〜 ■職務内容: 最新の半導体メモリの開発設計業務の中で、ロジック設計におけるフロントエンド業務、仕様作成〜RTL設計〜検証...業務を主にご対応いただきます。 ■魅力ポイント: 半導体メモリは今後の通信量増大化の通信業界においてだけでなく、データセンター等を始め様々な箇所で必須の重要なデバイスです。新規開発の仕様検討〜RTL実装〜検証...
え/多くの業界に展開することで安定◎/研修費用は売上の8%を投資/生涯プロエンジニア〜 ■職務内容: 最新のメモリ搭載LSIの開発設計業務になります。メモリIF回路などブロック単位でアサイン分担され、仕様作成〜RTL設計〜検証...業務を行っていただきます。テープアウト後は評価業務もご対応いただきます。 ■魅力ポイント: 半導体メモリは今後の通信量増大化の通信業界においてだけでなく、データセンター等を始め様々な箇所で必須の重要なデバイスです。新規開発の仕様検討〜RTL実装〜検証...
処理回路 高速デジタル回路 アナログ回路 DSP/FPGA 通信・画像・音響処理装置の設計 ※FPGA(RTL設計、検証)、ハード(回路基板設計、評価)を想定 ■働く環境/当社の特徴: ・全社月平均残業時間:20時間程度 ・年休...
を担当いただきます。 ◆性能等の要求仕様の把握、RTL設計、実装、デバッグ ◆シミュレーション、EDA検証、付随するドキュメントの作成【環境】Verilog、Linux、C言語、Perl、Python、SVN、ARM 等 <職種> 設計開発・試作・実験(電気...
含めたデジタル回路設計、基板パターン設計指示 ・FPGA内部RTL設計製造(VHDL対応が望ましい) ・設計基板の評価(バイスとFPGAのインターフェイス周辺、基板間インターフェイス等) ■職場について 【喫煙環境】禁煙(敷地内/屋内) ■職種 設計...
/Linux ● FPGA Verilog/VHDL RTL設計 タイミング収束まで完遂経験 高速信号処理ロジック ⸻ 一人称で設計できる レビュー“される側”ではなく“する側” トラブル時に逃げない そんな人だけ、来て...
的な業務内容】 ・高品質、高性能、高エネルギー効率の RTL 設計・実装 ・画像処理や機械学習などのアルゴリズムの並列化設計 ・C/C++ コードの FPGA ポーティング 10:00-19:00 裁量労働制適用 所定労働時間:8時間 (推奨:始業...