ル使用経験: SystemVerilog/Verilog-HDL/VHDL SVA/PSL/UVM Xcelium/VCS/JasperGold/Spyglass DesignCompiler/Formality/Vivado OrCAD/CR5000 開発...
Lugar:
Miyagi | 25/02/2026 03:02:56 AM | Salario: S/. No Especificado
ル使用経験: SystemVerilog/Verilog-HDL/VHDL SVA/PSL/UVM Xcelium/VCS/JasperGold/Spyglass DesignCompiler/Formality/Vivado OrCAD/CR5000 開発...
Lugar:
Kanagawa | 25/02/2026 03:02:14 AM | Salario: S/. No Especificado
端の技術に触れながら品質向上に貢献できる環境があります。 【業務内容】 ・RTLを理解し、SystemVerilog Assertions (SVA) による検証を実施 ・VCS / Questa / Xcelium などの論理シミュレータ操作 ・検証計画の立案、テストベンチ構築、結果...
条件> ■必須条件: ・RTL設計 ■歓迎条件: ・SystemVerilogアサーション(SVA)...
Lugar:
Tokyo | 07/02/2026 03:02:03 AM | Salario: S/. No Especificado
体設計の検証に特化した企業にてご就業いただきます。 大手半導体メーカーとの取引を通じ、最先端の技術に触れながら品質向上に貢献できる環境があります。 【業務内容】 ・RTLを理解し、SystemVerilog Assertions (SVA) による検証を実施 ・VCS / Questa...ご経験をお持ちの方を歓迎いたします ・SystemVerilogAssertions(SVA)による検証経験 ・VCS/Questa/Xceliumなどの論理シミュレータ操作経験...
Lugar:
Kanagawa | 07/02/2026 03:02:45 AM | Salario: S/. No Especificado
など) [応募資格] 学歴不問 <応募資格/応募条件> ■必須条件: ・設計(5年以上) RTL設計/非同期設計/論理合成 ・検証 Direct検証(5年以上)/ランダム検証(2年以上)/Formal検証(2年以上)/SVA(2年以...
Lugar:
Kanagawa | 03/02/2026 03:02:25 AM | Salario: S/. No Especificado
のご経験をお持ちの方 SVA(Assertion)と検証項目の作成経験をお持ちの方 規格:PCI-Express(Gen3)の開発経験をお持ちの方 Ethernet(IEEE802.3)の開発経験をお持ちの方...
Lugar:
Kanagawa | 30/01/2026 03:01:16 AM | Salario: S/. No Especificado