【新横浜】SoCのデジタル設計開発※充実の福利厚生・研修制度/転職回数多めの方も歓迎
体回路設計の知識・Synopsys社EDAツールの使用経験・論理合成やタイミング設計などの実務経験 【勤務時間】 <労働時間区分> フレックスタイム制 コアタイム:10:00~15:00 休憩時間:60分(12:00~13:00) 時間外労働有無:有...
体回路設計の知識・Synopsys社EDAツールの使用経験・論理合成やタイミング設計などの実務経験 【勤務時間】 <労働時間区分> フレックスタイム制 コアタイム:10:00~15:00 休憩時間:60分(12:00~13:00) 時間外労働有無:有...
学校卒以上 <応募資格/応募条件> ■必須条件: LSI設計、論理回路、デジタル回路設計エンジニア ■歓迎条件: Synopsys社製ツールの使用経験者...
ミング検証のいずれかの業務経験 ■歓迎条件: ・半導体回路設計の知識・Synopsys社EDAツールの使用経験・論理合成やタイミング設計などの実務経験...
、STA(静的タイミング解析)業務です。 ■業務詳細: ・大規模SoC(System on Chip)内の各ブロックに対するSDC(Synopsys Design Constraints)の作成 ・SoC全体...
びChip単体のSDC作成、STA(静的タイミング解析)業務です。 ■業務詳細: ・大規模SoC(System on Chip)内の各ブロックに対するSDC(Synopsys Design Constraints)の作成 ・SoC全体...
ツール: Synopsys、Linux、Verilog等 ◆ミッション: 新規部署の為、シェア拡大のための組織化を視野にいれております。 ◆エンジニアとしてのご活躍例 ・大手メーカー様にて早期退職制度を活用された後入社、大手...
の経験、TestMAX、TetraMAX(Synopsys社)、Formality、Perl、TCL、Linux ■歓迎条件: ・ツール使用経験(Modus、Tempus、Innovus等の検証ツール) 【勤務時間】 <労働時間区分> フレ...
ターフェースユニット、電源ユニット、通信インフラ機器のIoT端末、ゲートウェイ、測定機器、ロガー、各種センサーユニット等、様々です。 ◆使用ツール: Synopsys、Linux、Verilog等 ◆ミッション: 新規部署の為、シェ...
、TetraMAX(Synopsys社)、Formality、Perl、TCL、Linux ■歓迎条件: ・ツール使用経験(Modus、Tempus、Innovus等の検証ツール)...
トウェイ、測定機器、ロガー、各種センサーユニット等、様々です。 ◆使用ツール: Synopsys、Linux、Verilog等 ◆ミッション: 新規部署の為、シェア拡大のための組織化を視野にいれております。 ◆エン...