、TetraMAX（Synopsys社）、Formality、Perl、TCL、Linuxの知見 ■歓迎条件： Modus、Tempus、Innovus等の検証ツールの使用経験...
ュレーター Cadence-Incisive, MentorGraphics-Modelsim, Synopsys-VCS ・解析ツール Atrenta-Spyglass, Synopsys-Verdi ・論理合成 Synopsys...
機器、ロガー、各種センサーユニット等、様々です ◆使用ツール Synopsys、Linux、Verilog等 ◆ミッション 新規部署の為、シェア拡大のための組織化を視野にいれております ◆エンジニアとしてのご活躍例 ・大手...
条件は職務内容欄に記載しています。 ・論理合成やタイミング設計などの実務経験（3年以上） ・機能安全に関する知識 ・アナログ・デジタル混載半導体回路設計の知識 ・Synopsys社（TestMAXシリーズ、Design Compiler）EDAツー...
ターフェースユニット、電源ユニット、通信インフラ機器のIoT端末、ゲートウェイ、測定機器、ロガー、各種センサーユニット等、様々です ◆使用ツール Synopsys、Linux、Verilog等 ◆ミッション 新規部署の為、シェ...
合成やタイミング設計などの実務経験（3年以上） ・機能安全に関する知識 ・アナログ・デジタル混載半導体回路設計の知識 ・Synopsys社（TestMAXシリーズ、Design Compiler）EDAツールの使用経験 ・Mentor社（Tessentシリーズ）EDA...
、TetraMAX（Synopsys社）、Formality、Perl、TCL、Linuxの知見 ■歓迎条件： Modus、Tempus、Innovus等の検証ツールの使用経験 【勤務時間】 ＜労働時間区分＞ フレックスタイム制 コア...
, Synopsys-VCS ・解析ツール Atrenta-Spyglass, Synopsys-Verdi ・論理合成 Synopsys-DesignCompiler ・FPGA Altera-QuartusⅡ, Altera-Prime...
経験：フロアプランから自動配置配線、タイミング・物理FIXまでの一連の実務経験がある方。 (2)ツール経験：以下のいずれかのツールを使用した経験がある方。 ・Cadence社製：InnovusまたはSocEncounter ・Synopsys...
エンジニア（全体検証環境の仕様/モデル構築、・検証環境仕様書作成・検証実作業チップ検証環境の構築と管理、設計支援、検証項目の設計、Linux Verilog-HDL、SystemVerilog、Synopsys-VMM、Verilog-XL、VCS... (TestKompress, BoundaryScan, MemoryBIST, LogicBIST, IJTAGなど) Synopsys社：DFT-Compiler, TetraMAX, ・ミドルデザイン設計： Sypnosys社...