未経験歓迎※秋田県◆半導体・ロジック回路設計(RTL/FPGA/SoC)/大手メーカーと取引多数有【転職支援サービス求人】
) ■使用ツール/言語: ◇Verilog、VHDL、SystemVerilog ◇Vivado、Quartus、Synopsys、Cadence、Mentor ◇UVM、JTAG、Oscillo、LA これらのツールを駆使して、最先...
) ■使用ツール/言語: ◇Verilog、VHDL、SystemVerilog ◇Vivado、Quartus、Synopsys、Cadence、Mentor ◇UVM、JTAG、Oscillo、LA これらのツールを駆使して、最先...
) ■使用ツール/言語: ◇Verilog、VHDL、SystemVerilog ◇Vivado、Quartus、Synopsys、Cadence、Mentor ◇UVM、JTAG、Oscillo、LA これらのツールを駆使して、最先...
) ■使用ツール/言語: ◇Verilog、VHDL、SystemVerilog ◇Vivado、Quartus、Synopsys、Cadence、Mentor ◇UVM、JTAG、Oscillo、LA これらのツールを駆使して、最先...
) ■使用ツール/言語: ◇Verilog、VHDL、SystemVerilog ◇Vivado、Quartus、Synopsys、Cadence、Mentor ◇UVM、JTAG、Oscillo、LA これらのツールを駆使して、最先...
) ■使用ツール/言語: ◇Verilog、VHDL、SystemVerilog ◇Vivado、Quartus、Synopsys、Cadence、Mentor ◇UVM、JTAG、Oscillo、LA これらのツールを駆使して、最先...
) ■使用ツール/言語: ◇Verilog、VHDL、SystemVerilog ◇Vivado、Quartus、Synopsys、Cadence、Mentor ◇UVM、JTAG、Oscillo、LA これらのツールを駆使して、最先...
・Cadence社:VirtuosoLayoutEditor ・SIEMENS社:Calibre ・Synopsys社:Sentaurus ・Python、C言語、R言語 ・ExcelVBA ■キャリアパス: 当面...
) ■使用ツール/言語: ◇Verilog、VHDL、SystemVerilog ◇Vivado、Quartus、Synopsys、Cadence、Mentor ◇UVM、JTAG、Oscillo、LA これらのツールを駆使して、最先...
) ■使用ツール/言語: ◇Verilog、VHDL、SystemVerilog ◇Vivado、Quartus、Synopsys、Cadence、Mentor ◇UVM、JTAG、Oscillo、LA これらのツールを駆使して、最先...
) ■使用ツール/言語: ◇Verilog、VHDL、SystemVerilog ◇Vivado、Quartus、Synopsys、Cadence、Mentor ◇UVM、JTAG、Oscillo、LA これらのツールを駆使して、最先...