環境構築（UVM／SystemVerilog） ■使用ツール／言語： ◇Verilog、VHDL、SystemVerilog ◇Vivado、Quartus、Synopsys、Cadence、Mentor ◇UVM、JTAG、Oscillo...
環境構築（UVM／SystemVerilog） ■使用ツール／言語： ◇Verilog、VHDL、SystemVerilog ◇Vivado、Quartus、Synopsys、Cadence、Mentor ◇UVM、JTAG、Oscillo...
環境構築（UVM／SystemVerilog） ■使用ツール／言語： ◇Verilog、VHDL、SystemVerilog ◇Vivado、Quartus、Synopsys、Cadence、Mentor ◇UVM、JTAG、Oscillo...
環境構築（UVM／SystemVerilog） ■使用ツール／言語： ◇Verilog、VHDL、SystemVerilog ◇Vivado、Quartus、Synopsys、Cadence、Mentor ◇UVM、JTAG、Oscillo...
環境構築（UVM／SystemVerilog） ■使用ツール／言語： ◇Verilog、VHDL、SystemVerilog ◇Vivado、Quartus、Synopsys、Cadence、Mentor ◇UVM、JTAG、Oscillo...
, Quartus, Synopsys, Cadence). Comfort working in Linux/Docker-based repo environments and reading automated/CI checks...
、MMSIM（Spectre） Synopsys社 Custom Compiler、Hspice ※業務内容の変更可能性なし チームワークの良い職場！高度なモノづくりができる現場で、やりがいがあります！ 新し...ンジスタレベルの回路設計（Sim.検証）経験有（5年以上） また下記ツール（いづれか）の使用経験（7年以上）を有する Cadence社 Virtuoso、MMSIM（Spectre） Synopsys社 Custom Compiler、Hspice...
, Quartus, Synopsys, Cadence). Comfort working in Linux/Docker-based repo environments and reading automated/CI checks...
と連携を取り要望に沿った設計を実行できるのが同社の設計職の魅力です。 また、各設計拠点には大手メーカとの開発業務を行うカスタマールームを設置しており、今後も更に設計者を増員する計画です。 ■主要設備 ・回路設計 Cadence (Composer、Spectre、ADE-XL)、Synopsys...
ログ・デジタル混載半導体回路設計の知識 ・Synopsys社（IC Compiler、Design Compiler、PrimeTime）EDAツールの使用経験 ・Mentor社（Calibre）EDAツールの使用経験 ・ANSYS社...