度ãªéƒ¨å“測定や検査ãŒå¯èƒ½ã¨ãªã‚Šã¾ã™ã€‚ ≪使用機æâ‰« æ±äº¬ç²¾å¯† ZYZAX AXCELï¼æ±äº¬ç²¾å¯† ZYZAX SVA NEXï¼KEYENCE IM seriesï¼KEYENCE LM series (3å°ï¼‰ 他多数 ※使用経験ã®ç„¡ã„機械ã§ã‚‚ãƒ¡ãƒ¼ã‚«ãƒ¼ç ”ä¿®ã¨OJTã§ä¸...
Lugar:
Hashima, Gifu | 29/03/2026 01:03:37 AM | Salario: S/. No Especificado
ル使用経験: SystemVerilog/Verilog-HDL/VHDL SVA/PSL/UVM Xcelium/VCS/JasperGold/Spyglass DesignCompiler/Formality/Vivado OrCAD/CR5000 開発...
Lugar:
Kanagawa | 28/03/2026 03:03:22 AM | Salario: S/. No Especificado
ã§ã—ã‹ã§ããªã„æ¥ç•Œãƒˆãƒƒãƒ—クラスã®ã€é«˜ç²¾åº¦ãªéƒ¨å“測定や検査ãŒå¯èƒ½ã¨ãªã‚Šã¾ã™ã€‚ ≪使用機æâ‰« æ±äº¬ç²¾å¯† ZYZAX AXCELï¼æ±äº¬ç²¾å¯† ZYZAX SVA NEXï¼KEYENCE IM seriesï¼KEYENCE LM series (3å°ï¼‰ 他多数 ※使用...
Lugar:
Gifu | 28/03/2026 03:03:09 AM | Salario: S/. No Especificado
ル使用経験: SystemVerilog/Verilog-HDL/VHDL SVA/PSL/UVM Xcelium/VCS/JasperGold/Spyglass DesignCompiler/Formality/Vivado OrCAD/CR5000 開発...
Lugar:
Kanagawa | 21/03/2026 03:03:52 AM | Salario: S/. No Especificado
ル使用経験: SystemVerilog/Verilog-HDL/VHDL SVA/PSL/UVM Xcelium/VCS/JasperGold/Spyglass DesignCompiler/Formality/Vivado OrCAD/CR5000 開発...
Lugar:
Miyagi | 21/03/2026 03:03:53 AM | Salario: S/. No Especificado
ックè¨è¨ˆ ã€å¿…é ˆã€‘systemVerilog/Verilog/SVAã€æ¤œè¨¼é …目作æˆã€ãƒ©ãƒ³ãƒ€ãƒ 検証ç‰ã§ã®æ¤œè¨¼çµŒé¨“(5年以上) ã€ä½¿ç”¨ãƒ„ール/言語】 Officeã€Xcelium,Verdi/vDebug,SystemVerilog ■レイ...
Lugar:
Kanagawa | 15/03/2026 03:03:35 AM | Salario: S/. No Especificado
æ´¾é£è¨±èªå¯ç•ªå·:æ´¾13-010909 æœ‰æ–™è·æ¥ç´¹ä»‹äº‹æ¥è¨±å¯ç•ªå·:13ユ301170 è¿‘ã—ã„ã”çµŒé¨“ã‚’ï¼•å¹´ä»¥ä¸ŠãŠæŒã¡ã®æ–¹ (Verilogï¼SystemVerilog(SVAå«ã‚€ï¼‰ã‚’用ã„ãŸæ¤œè¨¼æ¥å‹™ã®å®Ÿå‹™çµŒé¨“ã€æ¤œè¨¼...
ãƒãƒ¼ãƒžãƒã‚¸ãƒ¡ãƒ³ãƒˆã®ã”çµŒé¨“ã‚’ãŠæŒã¡ã®æ–¹ ARMç³»ã®Busを有ã—ãŸLSIã®è«–ç†è¨è¨ˆã€è«–ç†ã®ã”çµŒé¨“ã‚’ãŠæŒã¡ã®æ–¹ SVA(Assertion)ã¨æ¤œè¨¼é …ç›®ã®ä½œæˆçµŒé¨“ã‚’ãŠæŒã¡ã®æ–¹ è¦æ ¼ï¼šPCI-Express(Gen3)ã®é–‹ç™ºçµŒé¨“ã‚’ãŠæŒã¡ã®æ–¹ ã€ä¼‘日・休暇】 年間休日120æ—¥...
(SVA) ã«ã‚ˆã‚‹æ¤œè¨¼ã‚’実施 ・VCS / Questa / Xcelium ãªã©ã®è«–ç†ã‚·ãƒŸãƒ¥ãƒ¬ãƒ¼ã‚¿æ“作 ・検証計画ã®ç«‹æ¡ˆã€ãƒ†ã‚¹ãƒˆãƒ™ãƒ³ãƒæ§‹ç¯‰ã€çµæžœè§£æž â– ãŠã™ã™ã‚ãƒã‚¤ãƒ³ãƒˆï¼š ãƒ»å…ˆè¡Œé–‹ç™ºã«æºã‚ã‚Šã€æœ€æ–°æŠ€è¡“ã«è§¦ã‚Œã‚‰ã‚Œã‚‹ç’°å¢ƒ ・ベテ...外労åƒï¼šæœ‰ ã€æ™‚çŸå‹¤å‹™ã€‘ ãªã— ã€å‹¤å‹™æ™‚間タイプ】 固定(一般的ãªå‹¤å‹™æ™‚間) ã€è³‡æ ¼ãƒ»çµŒé¨“】 â– å¿…é ˆæ¡ä»¶ï¼šä¸‹è¨˜ã”çµŒé¨“ã‚’ãŠæŒã¡ã®æ–¹ã‚’æ“迎ã„ãŸã—ã¾ã™ ・SystemVerilog Assertions (SVA) ã«ã‚ˆ...
Lugar:
Naka, Yokohama | 03/03/2026 18:03:27 PM | Salario: S/. 310000 - 420000 mensual
ジメントã®å‘ä¸Šã«æ›´ãªã‚‹ãƒãƒ£ãƒ¬ãƒ³ã‚¸ã‚’求ã‚る方をæ“迎ã—ã¾ã™ã®ã§ã€ ã”興味ã®ã‚ã‚‹æ–¹ã¯æ˜¯éžã¨ã‚‚ã”応募ãã ã•ã„。 ï¼œä¸‹è¨˜å¿œå‹Ÿè³‡æ ¼/応募æ¡ä»¶è¨˜è¼‰ä»¥å¤–ã§ã€æ´»ã‹ã›ã‚‹çµŒé¨“ã¯ä»¥ä¸‹ã®é€šã‚Šã§ã™ã€‚> ツール使用経験: SystemVerilog/Verilog-HDL/VHDL SVA/PSL/UVM Xcelium...