【急募/渋谷】半導体デジタルレイアウト設計エンジニア【契約社員】【人材派遣・人材紹介】【第二新卒・既卒者可】【年間休日120日以上】【土日祝日休み】【資格取得支援】【交通費支給】【株式公開企業・公開準備中企業】【東京都】

の設計実務経験 ・フロアプランから、自動配置配線、タイミング・物理FIXまでを完遂した経験。 ・EDAツールの使用経験(以下のいずれか一方で可) Cadence系:Innovus/SocEncounter Synopsys系:FusionCompiler...

Lugar: Tokyo | 11/02/2026 03:02:05 AM | Salario: S/. No Especificado

【急募】LSI設計エンジニア◇10年連続黒字/IoT要素技術でモノづくりを支える技術者集団【エージェントサービス求人】【正社員】【ソフトウェア・情報処理】【学歴不問】【転勤なし】【産休・育休取得実績】【社宅・寮・住宅補助あり】【神奈川県】

エンジニア(全体検証環境の仕様/モデル構築、・検証環境仕様書作成・検証実作業チップ検証環境の構築と管理、設計支援、検証項目の設計、Linux Verilog-HDL、SystemVerilog、Synopsys-VMM、Verilog-XL、VCS... (TestKompress, BoundaryScan, MemoryBIST, LogicBIST, IJTAGなど) Synopsys社:DFT-Compiler, TetraMAX, ・ミドルデザイン設計: Sypnosys社...

Lugar: Kanagawa | 11/02/2026 03:02:08 AM | Salario: S/. No Especificado

LSIエンジニア(オープンポジション)◇10年連続黒字/IoT要素技術でモノづくりを支える技術者集団【エージェントサービス求人】【正社員】【ソフトウェア・情報処理】【学歴不問】【転勤なし】【産休・育休取得実績】【社宅・寮・住宅補助あり】【神奈川県】

Synopsys-VMM、Verilog-XL,VCS) ■得られること: CMOSイメージセンサは、世界中のスマートフォン、カメラ、産業機器、車に使用されています。 自分の携わっている業務が、日常で手にしているものから、産業..., BoundaryScan, MemoryBIST, LogicBIST, IJTAGなど) Synopsys社 DFT-Compiler, TetraMAX, ・ミドルデザイン設計: Sypnosys社:DesignCompiler, Formality...

Lugar: Kanagawa | 11/02/2026 03:02:33 AM | Salario: S/. No Especificado

LSIエンジニア(オープンポジション)◇10年連続黒字/IoT要素技術でモノづくりを支える技術者集団【転職支援サービス求人】

エンジニア(全体検証環境の仕様/モデル構築、・検証環境仕様書作成・検証実作業チップ検証環境の構築と管理、設計支援、検証項目の設計、Linux Verilog-HDL、SystemVerilog、Synopsys-VMM、Verilog-XL,VCS..., BoundaryScan, MemoryBIST, LogicBIST, IJTAGなど) Synopsys社 DFT-Compiler, TetraMAX, ・ミドルデザイン設計: Sypnosys社:DesignCompiler, Formality...

Lugar: Atsugi, Kanagawa | 11/02/2026 02:02:16 AM | Salario: S/. No Especificado

【急募】LSI設計エンジニア◇10年連続黒字/IoT要素技術でモノづくりを支える技術者集団【転職支援サービス求人】

環境仕様書作成・検証実作業チップ検証環境の構築と管理、設計支援、検証項目の設計、Linux Verilog-HDL、SystemVerilog、Synopsys-VMM、Verilog-XL、VCS) ■この仕事を通して得られること: CMOSイメ..., BoundaryScan, MemoryBIST, LogicBIST, IJTAGなど) Synopsys社:DFT-Compiler, TetraMAX, ・ミドルデザイン設計: Sypnosys社:DesignCompiler, Formality...

Lugar: Atsugi, Kanagawa | 11/02/2026 02:02:56 AM | Salario: S/. No Especificado

【急募】LSI設計エンジニア◇10年連続黒字/IoT要素技術でモノづくりを支える技術者集団

ル構築、・検証環境仕様書作成・検証実作業チップ検証環境の構築と管理、設計支援、検証項目の設計、Linux Verilog-HDL、SystemVerilog、Synopsys-VMM、Verilog-XL、VCS) ■この..., BoundaryScan, MemoryBIST, LogicBIST, IJTAGなど) Synopsys社:DFT-Compiler, TetraMAX, ・ミドルデザイン設計: Sypnosys社:DesignCompiler, Formality...

Lugar: 神奈川県厚木市泉町 | 09/02/2026 18:02:45 PM | Salario: S/. No Especificado | Empresa: グラビティ株式会社

LSIエンジニア(オープンポジション)◇10年連続黒字/IoT要素技術でモノづくりを支える技術者集団

) 7.検証エンジニア(全体検証環境の仕様/モデル構築、・検証環境仕様書作成・検証実作業チップ検証環境の構築と管理、設計支援、検証項目の設計、Linux Verilog-HDL、SystemVerilog、Synopsys-VMM..., BoundaryScan, MemoryBIST, LogicBIST, IJTAGなど) Synopsys社 DFT-Compiler, TetraMAX, ・ミドルデザイン設計: Sypnosys社:DesignCompiler, Formality...

Lugar: 神奈川県厚木市泉町 | 09/02/2026 18:02:35 PM | Salario: S/. No Especificado | Empresa: グラビティ株式会社

【急募】渋谷駅至近!最先端半導体の論理合成・等価検証エンジニア(即日~長期)【契約社員】【人材派遣・人材紹介】【第二新卒・既卒者可】【年間休日120日以上】【土日祝日休み】【資格取得支援】【交通費支給】【株式公開企業・公開準備中企業】【東京都】

合成:DesignCompiler/FusionCompiler(Synopsys)、Genus(Cadence) 等価検証:Formality(Synopsys)、Conformal(Cadence) EDAツールのスクリプト(Tcl等)によ...

Lugar: Tokyo | 08/02/2026 03:02:22 AM | Salario: S/. No Especificado

【急募】半導体デジタル回路設計エンジニア(タイミング設計・STA)【契約社員】【人材派遣・人材紹介】【第二新卒・既卒者可】【年間休日120日以上】【土日祝日休み】【資格取得支援】【交通費支給】【株式公開企業・公開準備中企業】【東京都】

的なキャリア形成ができる環境です。 <業務内容> 半導体デジタル回路設計におけるバックエンド工程の要、タイミング設計業務全般をお任せします。 ・SDC(Synopsys Design Constraints)の作成・検証 設計仕様に基づき、クロック定義、入出力遅延、 タイ...定し、 的確な改善策を提案できること。 ・EDAツール使用経験:以下のいずれか、または両方の実務経験。 PrimeTime(Synopsys社) Tempus(Cadence社) 【歓迎スキル】 ・デバイス特性の理解 デー...

Lugar: Tokyo | 08/02/2026 03:02:33 AM | Salario: S/. No Especificado